X3核心芯片组解密(2)
|
一致性机制 对于使用 x86 MPU 的大型系统制造商而言，最复杂的地方在于一致性。 Intel CPU 使用写入无效、基于广播的窥探协议来强制执行高速缓存一致性。 尽管这是最简单的方法，而且可为小型配置（4路 及以下）提供最短的延时，但是，不适用于扩展到4路以上。 在大型系统中，会消耗太多的带宽用于一致性信息的广播，几乎没有给实际的数据留下什么空间。 几乎每个 8路以上专有系统都要依靠这种基于可扩展性更高的、目录更简明的高速缓存一致性模式，但是，这一方法在应用到较小的系统时开销太大。 X3 折衷了这两种方法，对节点间通信量使用的是混合的目录/广播机制和虚拟的 L4 高速缓存，对节点内部通信量使用的是探听过滤器（snoop filter）。 我们首先讨论探听过滤器，然后，讨论节点间的一致性机制。 探听过滤器 每个可扩展性控制器都有 48Mbits 的 eDRAM，组成 8 组，每组 6Mbits。 整个结构是一个由 ECC 保护的、具有 192k 行的 9 路相联表。 每行都有 9 路最近的高速缓存行请求以及高速缓存行的 MESI（Modified Exclusive Shared or Invalid）状态。 因为 Xeon 处理器 中的每个高速缓存行都由 2 个区段（每个区段 64 字节）构成的，所以，整个结构可以高速缓存 216MB 的数据（9 路 x 192K 项 x 128 字节）。 在只有一个节点时，整个表可用作探听过滤器。 Hurricane 芯片组拥有两个总线线段，探听过滤器在这两个段之间分割总线通信量。 在出现高速缓存未命中时，一个探听命令放到CPU总线上，探听过滤器截取该命令，并确定是否必须将探听命令传递到该4路中的另一个总线线段上。 如果读取请求在同一总线上的另一个处理器，则取消探听过滤器访问。 如果不在另一个处理器上，探听过滤器将确定是否进行下一个操作。 如果读取请求不在探听过滤器中，则直接从内存返回数据。 如果探听过滤器表明，请求的目标高速缓存行在另一个总线线段上，则该探听过滤器将探听指向另一总线线段。 如果另一个段仍然拥有该高速缓存行，则将请求转向此总线线段。 如果另一个线段不再拥有目标高速缓存行，则从内存返回数据。 因为协议是写入无效的，所以必须始终将写入请求传递到拥有所查询的高速缓存行副本的任何总线线段上。 下面的图 2显示了在读取请求上使用探听过滤器的好处。 与使用简单的转发器相比，探听过滤器在 4路系统上可以提升 10-15% 的性能。 上一页12345下一页查看全文 内容导航
（编辑：ASP站长网） |
居龙：中国大陆首次成