开拓自主创新之路 龙芯十年发展回顾(2)
|
龙芯三代简介 龙芯处理器产品包括龙芯1号、龙芯2号、龙芯3号三大系列，涵盖小、中、大三类CPU产品。
（1）.龙芯1号 龙芯1号CPU IP核是兼顾通用及嵌入式CPU特点的32位处理器内核，于2002年研发完成，采用类MIPS III指令集，具有七级流水线、32位整数单元和64位浮点单元。龙芯1号CPU IP核具有高度灵活的可配置性，方便集成的各种标准接口。 龙芯1号CPU IP核可配置结构可根据用户的需求进行选择配置，从而定制出最适合用户应用的处理器结构。主要的可配置模块包括：浮点部件、多媒体部件、内存管理、Cache、协处理器接口。浮点部件完全兼容MIPS的浮点指令集合，浮点部件及其相关的系统软件完全符合ANSI/IEEE 754-1985二进制浮点运算标准。浮点部件主要包括浮点ALU部件和浮点乘法/除法部件，用户可根据自己的实际应用选择是否添加。媒体部件复用了MIPS浮点指令的Format域，并复用了浮点寄存器堆，媒体指令集基本对应了Intel SSE媒体指令集合的各种操作。 内存管理部件有三种工作模式：标准模式、直接映射模式和无映射模式。在标准模式下，TLB分为ITLB和DTLB两部分，每部分均由48项页表项组成，同时支持mapped和unmapped的从虚拟地址到物理地址的变换方式；TLB也可只进行直接映射，不使用CAM和RAM，以减小面积;而无映射模式下甚至可以去掉TLB，采用直连SRAM的形式实现访存。龙芯1号CPU IP核的Cache分为指令Cache和数据Cache，两部分独立配置，以4K为一路，可配置为4路、2路和0路。用户可根据应用需要，确定所需Cache的大小，甚至不使用Cache。协处理器接口为外部协处理器提供了一个高效率的接口。龙芯1号CPU IP核提供了两套可配置的处理器总线接口：AMBA接口和哈佛结构SRAM接口。 （2）.龙芯2号 龙芯2号CPU 采用四发射超标量超流水结构，于2003年正式完成并发布，片内一级指令和数据高速缓存各64KB，片外二级高速缓存最多可达8MB，最高频率为500MHz，功耗为3-5瓦，远远低于国外同类芯片，其SPEC CPU2000测试程序的实测性能是1.3GHz的威盛处理器的2-3倍。 （3）.龙芯3号 2008年末4核龙芯3号流片成功，采用65nm工艺，主频1GHz，晶体管数目达到4.25亿个。“龙芯3号”早期是一款4核处理器，并增加专门服务于Java程序的协处理器，以提高Linux环境下Java程序的执行效率，指令缓存追踪技术等。“龙芯3号”最终将实现对内峰值每秒500-1000亿次的计算速度。此外，龙芯3号还会尝试去兼容x86。 上一页123下一页查看全文 内容导航
（编辑：ASP站长网） |
居龙：中国大陆首次成